母 公 開 特 許 公 報 (A) 昭62 - 276878

@Int Cl.⁴

7

識別記号

庁内整理番号

❸公開 昭和62年(1987)12月1日

H 01 L 29/78 27/10 7514-5F 8624-5F

審査請求 未請求 発明の数 2 (全24頁)

公発明の名称 半導体記憶装置

②特 願 昭61-119215

20出 願 昭61(1986)5月26日

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 森 宏 79発 明 者 小 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 明 黒 怜 者 目 @発 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 旦 ⑦発 明 者 萩 原 隆 央研究所内 均 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 明 米 72発 者 久 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 明 俊 久 ②発 者 \blacksquare 央研究所内

切出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

90代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明梅杏

- 2. 特許請求の範囲
 - 1. トンネルさせ得る膜厚を有するゲート絶縁膜とこの上のフローティングゲート電極とコントロールゲート電極を有し、高濃層からなるドレイン領域と、少なくともチャネル領域側の端部において、前記ドレイン領域より低濃度のソース領域を有するMISFETからなるメモリセルを備えたことを特徴とする半導体記憶装置。
 - 2. 前記MISFETのドレイン領域は、チャネル領域の始節の接合の後い第1の高濃度層とチャネル領域から離隔された接合の深い第2の高濃度層からなることを特徴とする特許請求の範囲第1項記載の半導体記憶装置。
 - 3. 前記MISFETのソース領域は、チャネル 領域側に設けられた接合の後い第1の高濃度層 と、チャネル領域から離隔された第2の高濃度 層からなり、前記低濃度層は前記第1の高濃度

層及び第2の高速度層の低部に設けられている ことを特徴とする特許請求の範囲第1項記載の 半導体記憶装置。

- 4. 前記MISFETのソース領域は、チャネル 領域側に設けられた接合の浅い第1の高濃度層 と、チャネル領域から離隔された第2の高濃度 層からなり、前記チャネル領域側の低濃度層は 前記第1の高濃度層の低部に設けられているこ とを特徴とする特許請求の範囲第1項記載の半 複体記憶装置。
- 5. 前記ソース領域の低濃度層は、チャネル領域の 側の表面に設けられており、該低濃度層と、チャネル領域から離隔された高濃度層とで前記ソ ース領域を構成していることを特徴とする特許 請求の範囲第1項記載の半導体記憶装置。
- 6. 前記ドレイン領域のチャネル領域側に設けられた第1の高濃度層の底部に半導体基板と同一導電型の半導体領域を設けたことを特徴とする特許請求の範囲第2項記載の半導体記憶装置。
- 7. 前記MISFETは、記憶した情報を電気的

に消去する不仰発性メモリセルであることを特 数とする特許請求の範囲第1項乃至第6項のい ずれかに記載の半導体記憶装置。

- 8. フローティングゲート電極とコントロールゲート電極を有するMISFETからなり、ドレイン領域を高濃度層で形成するとともに、前記高濃度層に接して半導体基板と同一導電型の半導体領域を設けたことを特徴とする半導体記憶装置。
- 9. 前記ドレイン領域は、チャネル領域側の接合 の後い第1の高濃度層とチャネル領域から離隔 された接合の深い第2の高濃度層からなり、前 記半導体領域を少くとも前記第1の高濃度の低 部に設けたことを特徴とする特許請求の範囲第 8 項記載の半導体記憶装置。
- 10. 前記MISFETのソース領域は、チャネ ル領域側の端部に設けられた接合の彼い第1の 半導体領域と、チャネル領域から離隔された接 合の深い第2の半導体領域からなることを特徴 とする特許額求の範囲第8項記載の半導体記憶

(従来の技術)

フローティングゲート電極とコントロールゲート電極を有するMISFETで構成したEEPROMのメモリセルは、例えば1984年国際電子デバイス会議1984IEDMのテクニカルダイジェスト(Tech. Digest)、PP. 468-471に記載されている。

以上より前記メモリセルは、同じフローティン グゲートとコントロールゲートを有するEPRO Mセルに比べ5倍程度大きくなり、高集積大容量 装置.

- 1 i. 前記ソース領域のチャネル領域側の第1の 半導体領域の不純物濃度を前記第2の半導体領域の不純物濃度より低くしたことを特徴とする 特許請求の範囲第8項記載の半導体記憶装置。
- 12. 前記ソース領域を構成する第1の半導体領域と第2の半導体領域を高濃度にし、これらの下部にそれらと同一導電型の低濃度層を設けたことを特徴とする特許請求の範囲第8項記載の半導体記憶装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体記憶装置に関するものであり、 特に、メモリセルがフローティングゲート電極と コントロールゲート電極を有するMISFETからなり電気的に消去可能な半導体記憶装置すなわ ち、EEPROM (Electrically Erasable and Programma ble ROM) に適用して有効な技術に関する ものである。

EPROMに不向きである.

そこで、セルサイズを小さくするため、フローティングゲート電極とコントへの電子の注入したの。 フローティングゲートへの電子の注入したがの注入したがのない。 フローティングがの 出いるのでででは、 フローティングがは、 フローティングがいるのでででは、 フローティングがいるのでででは、 フローティングは、 でいる(1985年国際電子デバイス会議(19851EDM)のテクニカルダイジェスト(Tech. Digest)、 PP. 616-619)・ (発明が解決しようとする間 短点)

前記メモリセルの技術課題は以下の点にある。 EEPROMは、香込み消去も5V単一電源で行う方向にあり、香込み消去の高電圧は、同一チップ内に設けた昇圧回路により発生させるのが一般化しつつある。

しかし、前記メモリセルは書込みをドレイン電流を流した状態でドレイン領域端部でホットエレクトロンを発生させて行なうため、比較的大きな

電流を必要としており、これを昇圧回路で発生し た高電圧では電流容量が小さいため適用できない。

したがって、 哲込み時のドレイン電圧が外部電源の 5 V以上でも十分審込み可能であるようなメモリセルを実現する必要がある。 また、 消去は、ソース領域に 1 0 V以上の電圧を印加でトンネルのティングゲートとソース領域との間でトンネルを起こす必要があるため、 消去時にアバランシェを起さないようにする必要がある・

本発明の他の目的は、ソース領域と越板間の耐 圧を高くし、消去特性を向上させたメモリセルを 提供することにある。

本発明の他の目的は、高速動作が可能なメモリ セルを提供することにある。

本発明の前記ならびにその他の目的と新規な特数は、本明細書の記述及び添付図面によって明らかになるであろう。

レイの等価回路である。なお、第2回は、メモリ セルの構成を見易くするために、フィールド絶縁 腹以外の絶縁膜を図示していない。

まず、第3回を用いてメモリセルアレイの回路 の概略を説明する。

 (問題点を解決するための手段)

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ***

すなわち、フローティングゲート電極とコントロールゲート電極を有するMISFETからなるメモリセルのドレイン領域を高濃度層で構成し、また、ソース領域のチャネル領域側の端部を低濃度にする。

(作用)

上記した手段によれば、ドレイン領域端部での 電界が強くなるのでホットエレクトロンの発生が 増加し、これにより普込み電圧を低減することが できる。また、ソース領域と半導体基板の間のア パランシェブレイクダウン電圧が高められるので、 消去効率を向上することができる。

(実施例!)

第 1 図は、第 2 図に示したメモリセルアレイの A - A 切断線における断面図、第 2 図はメモリセ ルアレイの一部の平面図、第 3 図はメモリセルア

「SFETQs」が非導通状態とされる。データ 繰口しは、再込時及び読み出し時に電源電位Vc と例えば5Vが印加され、消去時に接地電位Vs s例えば0Vが印加される。ワード線WLは、客 込み時に書込み電位Vpp例えば14Vが印加され、読み出し時にはVcc電位例えば5Vが印加される。 れ、読み出し時にはVcc電位例えば5Vが印加される。消去時には接地電位Vss例えば0Vに

般化シリコン膜からなり、250~350 A程度の膜厚を有している。コントロールゲート電極7は、例えば第2層目の多結晶シリコン膜からなり、第2ゲート絶像膜6の表面に被着している。また、ワード線W L と一体に形成されて、フィールド絶像膜2上を延在している。

域11を設けている。 n型半導体領域11は、チャネル領域における半導体接板1の表面にまで違っしている。このため、n型半導体領域9と半導体接板1の間の接合耐圧が高められる。

フィールド絶縁膜2及びフローティングゲート 電極5から露出している半導体基板1の表面及び フローティングゲート電極5、コントロールゲー ト電極7の露出している表面を酸化シリコン膜8 が被者して覆っている。フローティングゲート電 を5及びコントロールゲート電極7の側面の酸化シリコン膜8に被者して酸化シリコン膜からなる サイドウォールスペーサ12を設けている。

13は例えばリンシリケートガラス(PSG)膜からなる絶縁膜であり、半導体基板1上を覆っている。ドレイン領域の一部であるn。型半導体領域10の上の部分の絶縁膜13を選択的に除去して接続孔14を形成している。接続孔14を通してアルミニウム膜からなるデータ線DLがドレイン領域の一部であるn。型半導体領域10のデータ線DL

れている。ドレイン領域のチャネル領域から離隔 された部分は、 0 . 25 μm程度の深い接合を有 するn型半導体領域 10 からなっている。

ソース領域は、ガ型半導体領域9とガ型半導体 領域10及びni型半導体領域11とからなってい る。これらソース領域を構成しているが型半導体 領域9、10及びn型半導体領域11は、同一の データ線DLに、隣接する2つの接続孔14を通 して接続されている2つのメモリセルの間をワー ド線WLが延在している方向に延在して接地線 (グランド線) G L を構成している。ソース領域 のチャネル領域側の端部を接合の後いが型半導体 領域9で構成して、フローティングゲート電極5 の下部への廻り込みを小さくしている。n゚型半導 体領域9のチャネル長方向における長さは、サイ ドウォールスペーサ12によって規定されている。 チャネル領域から離隔された部分の表面部は、深 い接合を有する㎡型半導体領域10からなってい る。n^{*}型半導体領域9及びn^{*}型半導体領域10と 半導体基板1の間に介在するようにが型半導体領

が接続している部分の接合深さは、その他の部分より深くなっている。なお、図示していないが、データ繰りしを例えばCVDによるPSG膜とその上に形成される窒化シリコン膜とで構成した保護膜が覆っている。

以上、説明したように本実施例のメモリセルによれば次の効果を得ることができる。

(1) ソース領域を構成する。型半導体領域9及 び10と半導体基板1の間に、型半導体領域11 を設けたことにより、それらの間の接合耐圧が高 められるので、情報の消去時にソース領域に印加 する消去電圧を高めることができる。これにより、 情報の消去時間あるいは消去の信頼性等の特性を 向上することができる。

(2) ソース領域の端部を接合の後いで型半導体 領域9で構成したことにより、フローティングゲート電極5の下部への選り込みが小さくなるので、 ソース領域とフローティングゲート電極5の間の 容量を低減することができる。

(3) 前記(2) により、情報の消去時にソース 領域を構成する n 型半導体領域 9 に印加した電圧 によって第1 ゲート絶縁膜 4 に発生する電圧を高 めることができるので、情報の消去特性を向上す ることができる。

(4) ドレイン領域のチャネル領域側の端部を接合の浅いng型半導体領域9によって構成したことにより、ドレイン領域とフローティングゲート電

ってフィールド絶縁膜2を形成する。 p型チャネルストッパ3は、フィールド絶縁膜2を形成する以前にイオン打込によって p型不統物例えばボロン (B)を導入しておくことによって形成する。フィールド絶縁膜2を形成した後に、窒化シリコン膜19及び酸化シリコン膜18は除去する。

次に、第5回に示すように、フィールド絶縁膜 2から露出している半導体基板1の表面を酸化して酸化シリコン膜からなる第1ゲート絶縁膜4を 形成する。

次に、第6回に示すように、フローティングゲート電極5を形成するために、半導体基板1上の全面に例えばCVDによって多結晶シリコン膜5を形成する。多結晶シリコン膜5には、熱拡散、イオン打込み等によってn型不純物例えばリン(P)を導入する。

次に、第7回に示すように、多結品シリコン膜 5を、レジスト膜を用いたエッチングによってフローティングゲート電極5の所定の幅で、データ 線Dしが延在する方向に延在するようにパターニ 極5の間の容量が低減されるので、情報の読み出し速度を向上することができる。

(5)ドレイン領域の矯部の浅い接合を有する半導体領域9を n 型としたことにより、 n 型とした場合と比較して書込み時におけるドレイン領域端部の電界を強めることができる。これにより、書込み電圧を低減することができる。

(6)ドレイン領域の端部を浅い接合を有する n 型半導体領域 9 で構成したことにより、フローティングゲート電極 5 の下部への選り込みが小さくなるので、短チャネル効果を防止することができる。

次に、前記メモリセルの製造方法を説明する。 第4回乃至第16回は、メモリセルの第1回と 同一部分の製造工程における断面図又は平面図である。

第4回に示すように、ア型半導体基板1の酸化による酸化シリコン膜18と、熱酸化マスクとして例えばCVDによる窒化シリコン膜19を用いて半導体基板1の所定の表面を酸化することによ

ングする。つまり、このエッチング工程では、同一のデータ線DLに接続される複数のメモリセルのフローティングゲート電極5を一体にしたパターンに多結品シリコン膜5をパターニングする。 周辺回路領域に形成された多結品シリコン膜5は 除去する。多結品シリコン膜5をパターニングし た後に、レジスト膜からなるマスクは除去する。

大に、第8回に示すように、多結品シリコン膜5の表面を酸化して酸化シリコン膜からな第2ゲート絶縁膜6を形成する。膜厚は250~350米程度にする。この酸化工程でパッファ四路、デコーダ回路、センスアンプ等の周辺回路を設立る。大に、コントロールゲート電極7及びワード線WLを形成するために例えばロンになった環境なある。多結品シリコン膜7には熱拡散、イオン打込み等によってn型不純物例えばリン(P)を選入する。

次に、第9図に示すように、レジスト膜からな

るマスクを用いたアンリーでは、ファッチを関する。では、シャッチでは、カー・ロー・ロッチでは、カー・ロー・ロッチでは、カー・ロッチ

次に、第10回に示すように、フローティング ゲート電極5及びコントロールゲート電極7(ワ ード線W L)の露出している表面を酸化して酸化 シリコン膜8を形成する。この酸化の際にフロー

次に、第13回に示すように、半導体基板1上の全面に、例えばCVDによってサイドウォールスペーサ12形成用の酸化シリコン膜12を形成する。

 ティングゲート電極 5. コントロールゲート電極 7 から露出している半導体基板 1 の表面が酸化さ れて酸化シリコン膜 8 が形成される。

次に、第11回に示すように、半導体基板1上に、 n⁻型半導体のでは、 n⁻型半導体のでは、 n⁻型半導体を形成する。マスク20は、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 のののでは、 のののでは、 ののでは、 の

次に、第12回に示すように、フローティング ゲート電極5及びコントロールゲート電極7をマスクとしてイオン打込みによって半導体基板1の 表面にn型不純物例えばヒ素(As)を1×10

大に、第15回に示すように、フローティングゲートを担任し、コントロールゲートを担任して、イオールが・トウォールスペーサ12をマスクとと素しして、A・コントの対象によって、型では、M・コントには、M・コンには、M・コンには、M・コンには、M・コンには、M・コンには、M・コンには、M・コンには、M・コンには、M・コンにはは、M・コンには、M・コン

からなるマスクによって覆い、イオン打込みによって周辺回路のPチャネルMISFET領域にP型不統物例えばボロン(B)を導入してPチャネルMISFET及びメモリセル領域を形成域を覆っていたレジスト膜からなるマスクは、P型不統物を導入した後に除去する。

次に、第16図に示すように、半導体基板1上の全面に例えばCVDによってPSG膜からなる 絶縁膜13を形成する。この後、第1図及び第2 図に示した接続孔14、アルミニウム膜からなる データ繰DL、図示していない最終保護膜を形成

以上、説明したように、本実施例の製造方法によれば、アドレスバッファ回路、デコーダ回路、センスアンプ回路等の周辺回路を構成するNチャネルMISFETと略同一工程でメモリセルを形成することができる。

(実施例1)

第17回は、実施例目におけるメモリセルの断

実施例 II は、ソース領域のチャネル領域21で構成の先を比較的低温度のn型半導体領域21で構成の変には接合のである。ソース領域のがn型半導体領域21で構成のである。ソース領域のがn型半導体域21で対域10のである。とれて領域10のアンシェンのでは対したが高められている。これに電域21で対象が高めることができる。なお、n型半導体領域21は、0・2μm程度のできた形成さに形成される。

一方、ドレイン領域のチャネル領域側が n²型半 導体領域 9 となっていることから、n²型半導体領 域 9 と半導体拡板 1 の間に加る電界を強めること ができる。したがって、情報の書込み時における ホットキャリアの発生を高めることができる。

n'型半導体領域 9 及び n 型半導体領域 2 1 のチャネル長方向における長さはサイドウォールスペーサ 1 2 によって規定されている。

面図である.

実施例Iは、n^{*}型半導体領域11を没く形成して、n^{*}型半導体領域9のみがn^{*}型半導体領域11 で覆れるようにし、n^{*}型半導体領域10の下部は n^{*}型半導体領域11が形成されないようにしたも のである。n^{*}型半導体領域11の深さが没いため、 チャネル領域への拡散も小さくなっている。した がって、メモリセルであるMISFETのしたい 値の変動が低減されて電気的特性が向上する。 た、短チャネル効果が低減されるので、メモリセ ルの特性が向上する。

n[®]型半導体領域11は、実施例 I の方法で説明 した第11回の工程でn[®]型半導体領域11を前記 のようにn[®]型半導体領域9のみを覆うように没く 形成すればよい。したがって、本実施例のメモリ セルも周辺回路のNチャネルMISFETと略同 一工程で形成することができる。

〔実施例□〕

第18回は、実施例皿のメモリセルの断面図である。

次に、本実施例のメモリセルの製造方法を説明 + 3

第19図乃至第23図は、製造工程におけるメ モリセルの断面図である。

第19図に示すように、実施例 1 と同様にフローティングゲート電極 5 、第2ゲート絶縁 版 6 、コントロールゲート電極 7 (ワード線 W L)、酸化シリコン膜 8 を形成する。

次に、第20回に示すように、メモリセルでであるMISFETのドレイン領域を覆うように上にでした。スト限からなるマスク22を半導体基板1上上ーダの路、マスク22は、パック回路を積成といっての路、センスアンプ回路等の周辺回路を積成もでが形成される領域もも覆いた。イオン打込みによる「とは物例えばリン(P)を1×10°~~1×2を除れるので、イスク22を除れる。この後、マスク22を除去する。

次に、第21回に示すように、メモリセルのソ

腹からなるマスク23を半導体基板1上に形成する。マスク23は、周辺回路を構成するPチャネルMISFET領域及びNチャネルMISFET領域も覆うように形成する。次に、イオン打込みによって「型不純物例えばヒ菜(As)を1×10°°° atoms/cd程度導入して「型半導体領域9を形成する。イオン打込みの後に、マスク23を除去する。

- ス領域及び接地線領域を覆うように、レジスト

次に、第22図に示すように、酸化シリコン膜からなるサイドウォールスペーサ12を形成する。サイドウォールスペーサ12は、周辺回路のNチャネルMISFET及びPチャネルMISFETのゲート電極の側部にも形成される。

次に、周辺回路のPチャネルMISFETが設けられる領域をレジスト談からなるマスクで覆った後に、第23回に示すように、イオン打込みによってn型不執物例之ばヒ素(As)を1×10
**atoms/d程度導入してn型半導体領域
10を形成する。n型半導体領域10は、周辺回

であることからトランスコンダクタンスが高められる。

この後の制造工程は、実施例 I と同様である。 (実施例 IV)

第24回は、実施例Ⅳのメモリセルの断面図で ***

p型半導体領域24は、実施例Ⅲの製造工程の

路のNチャネルMISFETのソース、ドレイン 領域にも形成される。イオン打込みの後に、周辺 回路のPチャネルMISFET領域を覆っていた レジスト膜からなるマスクを除去する。

ここまでの工程で、メモリセルであるMISFETはソース領域の端部がn型半導体領域21で構成され、ドレイン領域の端部がn型半導体領域9で構成されている。また、周辺回路のNチャネルMISFETは、ソース、ドレイン領域の端部がn型半導体領域21で構成されている。

なお、第21回に示したマスク23は、周辺回路領域においては、PチャネルMISFET領域のク全領域とNチャネルMISFET領域のドレイン領域のみを覆うように形成し、NチャネルMISFETのソース領域を露出するように形成した形成してもよい。このようにすると、周辺回路がが配といると、周辺回路がが配数の構成され、ドレイン領域の端部が必要体領域21で構成される。ドレイン領域の端部が必要体領域21で構成される。ドレイン領域の端部の電界が緩和され、またソース領域の端部が必要を表して、

第21回におけるイオン打込み工程で p 型不純物例えばボロン (B) を n 型半導体領域 9 を形成する以前に打込んで形成すればよい。このようにすれば、略ど工程を増加することなく p 型半導体領域 2 4 を形成することができる。

 ルのドレイン領域及び周辺回路のNチャネルMISFETのドレイン領域を露出するパターンのレジスト膜からなるマスクを形成し、この後にイオン打込みによって形成すればよい。このようにすれば、メモリセルのみにp型半導体領域24を形成することができる。

(実施例V)

実施例 V は、 p 型半導体領域 2 4 をドレイン領域の n 型半導体領域 9 の底部のみならずチャネル側の側面 A にも形成したものである。 p 型半導体領域 2 4 は n 型半導体領域 1 0 の下部には設けられていない。 n 型半導体領域 9 のチャネル領域側の側面 A に p 型半導体領域 2 4 を形成することにより、ドレイン領域端部の電界が強化されて、情報の登込み時におけるホットキャリアの発生効率を高めることができる。

本実施例Vにおけるp型半導体領域24は、前記実施例Vにおけるp型半導体領域24と同様に

第11回に示したマスク20を周辺回路領域においては、NチャネルMISFETのドレイン領域を開口しソース領域とPチャネルMISFET領域を関うようにすれば、周辺回路のNチャネルMFETをドレイン領域のみ2重ドレイン構造に形成することができる。

(実施例VII)

第27回は実施例MIのメモリセルアレイの一部の平面回、第28回は第27回のA-A切所線における断面回、第29回はメモリセルアレイの等価回路である。

実施例VIは、記憶素子Qmとは別に選択MIS FETQrを設け、これら2つのMISFETで 1つのメモリセルを構成したものである。

第27回乃至第29回において、記憶素子QmであるMISFETは、実施例Iのメモリセルと同様に酸化シリコン膜からなる第1ゲート絶縁膜4、フローティングゲート電極5、酸化シリコン膜からなる第2ゲート絶縁膜6、コントロールゲート電極7、ソース領域であるn型半導体領域9、

周辺回路のNチャネルMISFETのドレイン領域に同一工程で形成することもできる。また、周辺回路には形成しないようにすることもできる。 (実施例VI)

第26回は実施例 VI のメモリセルの斯面図である。

実施例 VI は、メモリセルのドレイン領域は 0 ・ 2 5 μ m 程度の深い接合を有する n 型 半導体領域 1 0 のみで形成し、ソース領域は 0 ・ 2 5 μ m 程度の深い接合を有する n 型半導体領域 1 0 とこれを覆うように 設けた n 型半導体領域 1 1 とで構成したといる。 m 型 半導体領域 1 1 を設けている。 となって n 型 半導体領域 1 1 を設けている。 に 型 半導体領域 1 1 を設けている。 したがの 濃度分布は 数 1 の 間の 複度分布は は 4 も ら に 数 6 に と か ら たがって ス 領域と 半導体 基 板 1 の 間の 接合 計圧が高められて おり、 情報の 消去 特性が向上している。

n 型半導体領域11は、実施例1の第11因のn 型半導体領域11と同層の方法で形成し得る。

10、 n型半導体領域11、ドレイン領域である n°型半導体領域9、10とで構成してある。新に 設けた選択MISFETは、半導体装板1の表面 の酸化による酸化シリコン膝からなるゲート絶縁 膜6.例えば第2層目の多結品シリコン膜からな るゲート電極26、ソース、ドレイン領域のチャ ネル領域側の端部を構成しているn[®]型半導体領域 25、ソース、ドレイン領域のチャネル領域から 離隔された分部を構成している n゚型半導体領域 1 0とで構成してある。ゲート電極26は、データ 線 D L が延在している方向と交差する方向に延在 して第1ワード線WL、を構成している。これと . 平行に、コントロールゲート電極7と一体に形成 した第2ワード線WL2が延在している。旅み出 し時における選択MISFETQ r のドレイン領 域の一部を構成している n゚型半導体領域10は、 読み出し時におけるMISFETQmのソース領 域の一部であるn°型半導体領域10と共通になっ ている。同一のデータ線DLに同一の接線孔14 を通して接続されている2つのメモリセルにおい て、それぞれの選択MISFETQrのドレイン 領域の一部である。型半導体領域10は一体になっている。第27回に示すように、選択MISF ETQrのチャネル幅は記憶素子であるMISF ETQmのそれより大きくなっている。MISF ETQmのソース領域と一体に形成され、ワード 線WLi、WL2が延在している方向と同一方向 に延在しているそれぞれの接地線GLは、第29 図に示すように、NチャネルMISFETQsi、 Qsi2に接続されている。

情報の書込み時において、全てのMISFETQs2が導通状態となりまた全てのMISFETQs、が非導通状態となってそれぞれの接地線GLを回路の接地電位Vss例えばOVにする。選択されたメモリセルに接続されている第1ワード線WL、は、Vpp例えば13Vにされる。例ればOVである。選択メモリセルに接続している第1ワード線WL、 書込み電位Vpp例えば13Vにされ、それ以外の第2ワード線WL2はフロ

電位 V P P 例えば 1 3 V にされる。全ての第 2 ワード線 W L 2 は接地電位 V s s とされる。第 1 ワード線 およびデータ線 D L は接地電位またはフローティングにされる。これらの条件を設定すると、全メモリセルの情報が一括消去される。

以上、本実施例のメモリセルの構成により、次 の効果を得ることができる。

- (1) メモリセルを選択MISFETQ でと、記憶素子Qmとで構成したことにより、消去後のVmをほぼ一定にする必要がないので消去回路の構
 、成を簡単にすることができる。
 - (2) 選択MISFETQ rのソース、ドレイン 領域の端部を n型半導体領域 2 5 で構成したこと により、ホットキャリアの発生を低波することが できる。

なお、本実施例における記憶素子は、実施例I で説明したメモリセルからなっているが、実施例I I乃至実施例VIのいずれのメモリセルを適用して もよい。

次に、本実施例のメモリセルの製造方法を説明

ーティングもしくは接地電位 V s s 例えば O Vである。選択されたメモリセルに接続しているデータ線 D L は H レベル例えば 5 V にされ、それ以外のデータ線 D L は接地電位 V s s とされる。

情報の読み出し時において、MISFETQss を非導通状態とし、MISFETQss をを通び状態とし、MISFETQss をを連びした。MISFETQss が思過性をして、MISFETQss が思過性をして、MISFETQss が思して、MISFETQss が思いませんには、MISFETQss が思いませんには、MISFETQss が表している。通択されたメモリセルにされる。記憶はVss を構成するのでは、配し、MISFETQs が受ける。では、MISFETQs が受ける。では、MISFETQs が、MISFETQs が、MISFETQs

情報の消去時において、全MISFETQs: が導通状態とされ、全MISFETQs:が非導 通状態とされる。すなわち、全接地線GLが消去

する.

第30図乃至第35図は、製造工程におけるメ モリセルの平面図または断面図である。

第30回に示すように、半導体基板1のの 酸化に示すように、半導体基板1のの第1分 一ト絶線では、100 m 程度の膜厚を有する第1分 一ト絶線では、100 m 程度のに、200 m では、200 m では、200

次に、多結晶シリコン酸5の露出している表面及び多結品シリコン酸5から露出している半導体基板1の表面を酸化して第2ゲート絶稼膜6及び選択MISFETQrのゲート絶稼膜6を形成す

る。ゲート絶縁膜 6 の形成工程でデコーダ回路等 の閉辺回路を構成するMISFETのゲート絶縁 **腝も形成することができる。この後、コントロー** ルゲート電便フ(第2ワード線WL2)及びゲー ト電極26(郊2ワード線WL2) さらに周辺回 路のMISFETのゲート電極を形成するために 例えばCVDによって半導体基板1上の全面に多 結晶シリコン膜を形成し、これをレジスト膜から なるマスクを用いたエッチングによってパターニ ングして第31図に示すように、ゲート電極フ及 び26を形成する。このエッチング工程で周辺回 路のMISFETのゲート電極も形成することが できる。なお、ゲート電極7及び26は、Mo、 W、Ta、Ti等の高融点金属膜又はそのシリサ イド膜あるいは多結晶シリコン膜の上に前記高融 点金属膜又はシリサイド膜を積層して構成しても よい。次に、ゲート電極5、7、26及び半導体 **基板1の露出している表面を酸化して酸化シリコ** ン膜 B を形成する。

次に、第32回に示すように、ni型半導体領域

次に、第35回に示すように、例えばCVDに よる酸化シリコン酸と反応性イオンエッチング (RIE)を用いてサイドウォースペーサ12を 形成する。サイドウォールスペーサ12は、周辺 回路を構成するNチャネルMISFET及びPチャネルMISFETいずれのゲート電極にも形成 される。次に、PチャネルMISFET領域をレ 11を形成するためのレジスト膜からなるマスク27は、スクを半導体基板1上に形成する。マスク27は、メモリセル領域では情報の流み出し時における記憶素子Qmのソース領域を露出するパターンで設けられる。次に、イオン打込によってマスク27から露出している半導体基板10の表半になり、1型不輔物例えばリン(P)を導入して「型半導体領域11を形成する。この後、マスク27を除去する。

ジストリーク・リースのでは、アクマスをは、アクマスをはなり、アクリーのではでは、アクリーのでは、アクリーのでは、アクリーのでは、アクリーのでは、アクリーのでは、アクリーのでは、アクリーのでは、アクリー

以後の工程は、実施例 I の製造方法と同様であるので説明を省略する。

以上の説明のように、メモリセルの選択MIS FETQ_T と記憶寿子であるMISFETQmを 同一工程で形成することができる。

また、周辺回路を構成するNチャネルMISF ETとメモリセルを同一工程で形成することができる。

〔実施例证〕

第36図はメモリセルの断面図である。

本実施例はメモリセルを1つのMISFETで 構成し、それのソース領域に接合の深い「型半導 体領域11を設け、ドレイン領域に接合の深い」 型半導体領域24を設けたものである。ソース・ ドレイン領域のチャネル領域側の端部は、の・1 μm程度の後い接合を有する「型半導体領域10からなっている。「型半導体領域10からなっている。」 半導体領域10からなってい領域の一部であるい領域 11は、ソース、ドレイン領域の一部であるい領域 11は、ソース、ドレイン領域の一部であるい領域型 半導体領域9、10はおいては「型半導体領域 また、チャネル領域においては「型半導体領域 また、チャネル領域においてはいる。「型半導体 領域11が設けられていることにより、ソース領 域と半球体基板1の間の接合耐圧が高くなっている。したがって、情報の消去時にソース領域に印加される消去電圧Vppを13V程度に高くすることができるので、消去時間を短縮することができる。また、消去を確実に行うことができる。

一方、ドレイン領域では、p型半導体領域24がn°型半導体領域9及び10の下部にまで達している。チャネル領域においては、n°型半導体領域9と半導体基板1の間にp型半導体領域24が介在している。ドレイン領域と半導体基板1の間に生じる電界を強化する構成となっている。情報の春込み時におけるホットキャリアの発生効率が向上し、書込み電圧を5V以下に下げることができる。

次に、本実施例のメモリセルの製造方法を説明 する。

第37図乃至第41図は製造工程におけるメモリセルの斯面図である。

第37回に示すように、実施例Iと同様に、第 1ゲート絶縁膜は、フローティングゲート電極5、

v:

第2が一ト絶縁膜6、コントロールゲート電極7 (ワード線WL)、酸化シリコン膜8を形成成のレンの後、心型半導体領域11を形成するためのレジスト膜からなるマスク29を半導体基板1上領域及び接地線GLを露出したパターンに形成で、の数によって、型ででででで、次に、インク29及びゲート電極5、7から露出しているといるがである。イオン打込みの後にマスク29を基板1の表面に導入して心型半導体領域11を形成する。イオン打込みの後にマスク29を除去する。

.次に、第38回に示すように、メモリセルのソース領域及び接地線GL領域をレジスト酸からなるマスク30で覆う。マスク30は、周辺回路領域の全てを覆うように設けられる。次にマスク30及びゲート電極5、7から露出している半導体基板1の表面にp型不純物例えばボロン(B)ドーズ量2×10¹² ~5×10¹² atomsノ

図を導入して 2 型半導体領域 2 4 を形成する。この後、マスク 3 0 を除去する。なお、この後、アミニールにより n 型半導体領域 1 1 及び 2 型半導体、領域 2 4 を引伸してもよい。

次に、第39回に示すように、ゲート電便5、 7をマスクとし、イオン打込みによって n 型不純 物例えばヒ素(As)を半導体基板1の表面に導 入して n 型半導体領域 9 を形成する。なお、この イオン打込み工程では周辺回路領域をレジスト膜 からなるマスクによって覆う。なお、前記イオン 打込みを2回に分で行うようにし、1回目のイオ ン打込みではn型不純物を低濃度でメモリセル領 域及び周辺回路のNチャネルMISFET領域に 導入し、2回目のイオン打込みでは周辺回路領域 の全領域をレジスト膜からなるマスクで覆ってα 型不純物を周辺回路領域には導入しないようにし てもよい。このようにすれば、メモリセル領域に は接合の後いn型半導体領域9を形成することが でき、周辺回路のNチャネルMISFET領域に は接合の後いn型半導体領域を形成することがで

-450-

*

きる。

* ---

次に、第40回に示すように、例えばCVDによる敵化シリコン酸及びRIEを用いてサイドウホールスペーサ12を形成する。周辺回路のMISFETのゲート電極の側部にもサイドウォールスペーサ12が形成される。

 たレジスト膜からなるマスクを除去する。 以上の説明のように、メモリセルと周辺回路の NチャネルMISFETとを同一工程で形成でき

る。イオン打込みの後に、メモリセル領域及び周

辺回路のNチャネルMISFET領域を覆ってい

(実施例区)

第42回は実施例区のメモリセルの断面図であ ス

本実施例は、ソース領域のチャネル領域側の始めに設けられているが型半導体領域 1 1 を設け、ドレイン領域の男田にのみが型半導体領域 2 4 を設けられていると対したのの関田にのみり型半導体領域 2 4 を設けたものである。ソース領域の総部に「型半導体領域のである。ソース領域の総部に「型半導体領域の関連体験を表し、ができる。また、「型半導体領域 1 0 と同程度の接合深をあり、チャネル領域への通り込みが小さいことから

しきい値の変動が小さくメモリセルの電気的特性 が向上している。

一方、 p 型半導体領域 2 4 により、ドレイン領域の 物部と半導体 語板 1 の間に加る電界が強くなる。したがって、ホットキャリアの発生効率が向上し番込み特性が向上する。また、 p 型半導体領域 2 4 は n 型半導体領域 1 0 と同程度に 浅いので、チャネル領域 への 超り込みが小さくなっている。しまい 値の変動が小さく、メモリセルの電気的特性が向上している。

また、n型半導体領域10の下部に p 型半導体 領域24がないことにより、ドレイン領域の寄生 容量が小さくなっている。

本実施例における n 型半導体領域 1 1 及び p 型半導体領域 2 4 は、実施例 個の n 型半導体領域 1 1 及び p 型半導体領域 2 4 と同様の方法で形成することができる。

(実施例X)

第43回は、実施例 X におけるメモリセルの断面図である。

実施例 X は、ソース領域に n 型半退体領域 1 0 の下部にまで達する深い接合を有する n 型半退体領域 1 1 を設け、チャネル領域に p 型半退体領域 3 1 を設けたものである。 n 型半退体領域 1 1 1 は が 大・ネル領域 で である。 n 型半退体領域 1 1 は で 様成 している n 型半退体領域 9 の に は 半退体領域を設けていない。 n 型半退体領域 5 1 に よって が で ないる。 一方、 p 型半退体領域 3 1 に よって が つ ない の な 部 に 加る電界を強くする ことが コープ

1

P型半導体領域31は、メモリセルのしきい値を調整するためにチャネル領域にP型不純物例えばボロン(B)を導入するイオン打込み工程を用いることができる。P型半導体領域31を形成するためのイオン打込みのドーズ量は、2×10¹² atoms/回程度であればよい。なお、周辺回路のMISFETのしき値を調整するためのイオン打込みは、メモリセルと別に行ってもよい。

(実施例XI)

٠.

...

第44回は実施例XIのメモリセルの断面図で

実施例XIは、ドレイン領域を構成しているno 型半導体領域9及び10を包むように深い接合を 有するp型半導体領域24を設け、またチャネル 領域に『型半導体領域32を設けたものである。 p型半導体領域24がn型半導体領域9を取囲ん で形成されているため、ドレイン領域端部の空乏 **層の伸びが抑えられる。したがって、書込み時に** おけるドレイン端部のホットキャリアの発生効率 を高めることができる。

一方、ソース領域のチャネル側の端部は、 n 型 半導体領域32があるために電界が緩和される。 このため、情報の消去時にソース領域に印加する 消去電圧を高めることができる。

n型半導体領域32を形成するためのイオン打 込みは、例えばヒ素(As)をドーズ量10゚゚ ~10°° a t o m s / d のオーダで行う。

なお、実施例短~実施例XIまでのメモリセル 4. 図面の簡単な説明

であるMISFETは、実施例VIのメモリセルの ように選択MISFETQェと2つで1つのメモ リセルを構成するようにしてもよい。

以上、本発明を実施例にもとずき具体的に説明 したが、本発明は前記実施例に限定されるもでは なくその要旨を逸脱しない範囲において種々変更 可能であることはいうまでもない。

〔発明の効果〕

本願によって開示された発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記のとおりである。

メモリセルであるMISFETのソース領域と 半導体基板の間の接合耐圧を高めたので、情報の 消去時に印加する消去電圧Vppを高くすること ができる。これにより、消去効率を向上すること ができる。

また、メモリセルであるMISFETのドレイ ン領域の始部の電界が強くなるように構成したの で、春込み特性の向上を図ることができる。

第1回は第2回のA-A切斯線における断面図 第2回は実施例1のメモリセルの平面図、

第3図は実施例1のメモリセルアレイの等価回

第4回乃至第16回は実施例1の製造工程にお けるメモリセルの断面図又は平面図、

第17図は実施例Ⅱのメモリセルの断面図、

第18図は実施例皿のメモリセルの斯面図、

第19図乃至第23図は実施例目のメモリセル の製造工程における断面図、

第24回は実施例Ⅳのメモリセルの断面回.

第25図は実施例Vのメモリセルの断面図、

第26回は実施例VIのメモリセルの断面回.

第27回は実施例VIのメモリセルの平面図、

第28回は第27回のA-A切断線における断 而团。

第29図は実施例VIのメモリセルアレイの等価

第30図乃至第35図は実施例VIのメモリセル の製造工程における平面図又は断面図、

第36回は実施例证のメモリセルの断面図.


第37図乃至第41図は実施例四のメモリセル。 の製造工程における断面図、


第42団は実施例区のメモリセルの断面図.


第43回は実施例Xのメモリセルの断面図、


第44図は実施例XIのメモリセルの断面図で ある.


1 … 半導体基板、 2 … フィールド絶縁膜、 3 … チ ャネルストッパ領域、4…第1ゲート絶縁膜、5 …フローティングゲート電極、 6 … 第 2 ゲート絶 **恭膜、フ…コントロールゲート電極、8…酸化シ** リコン膜、 9、 10 ··· n*型半導体領域(ソース、 ドレインの一部を構成する)、11… n[®]型半導体 領域(ソース領域の一部を構成する)、12…サ イドウォールスペーサ、13…絶縁膜、14…接 校礼、15、16…デコーダ、17…センスアン プ、Qm…メモリセル、DL…データ線、WL… ワード線、GL…接地線、18…下地膜(酸化シ リコン膜)、19…熱酸化マスク(窒化シリコン 膜)、20、22、23、27、28、29、3 〇 … レジスト膜、 21 … n 型半導体領域(ソース 領域の一部を構成する)、 24 … p 型半導体領域 (ドレイン領域端部の電界を強化する)、 25 … n 型半導体領域(選択MISFETのソース、ド レインの一部を構成する)、 26 … 選択 MISF ETのゲート電極、 31 … p 型半導体領域(ドレイン領域端部の電界を強化する)、 32 … n 型半 導体領域(ソース領域の一部を構成する)。

















第 15 图





第 1 6 図




第 17 图










第 2 0 図













9(27

6 2500












-460-




第 4 1 図




第 4 2 🖾



第 4 3 図



第 4 4 🛭



第1頁の続き

⑩発 明 者 山 本 英 明 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 央研究所内